HPC DDR Controller Design Engineer / Leader

【募集背景】

自動車の電動化・知能化により、車載SoCはクルマの価値を決定づける重要な技術領域となっています。

R-Carシリーズは、CPU、高速インタフェース、メモリ、AI／ビデオ、機能安全、セキュリティなど、多数のSoC IPを統合した大規模・高機能な車載SoCとして進化を続けてきました。

当部門では、自社IP開発に加え、外部IPの選定・導入・組み込みを含むSoC IP開発を担っており、DDRメモリサブシステムはSoC全体の性能と品質を支える中核領域です。

開発規模・技術難易度が高まる中、仕様検討、論理設計、検証、性能評価を一貫して進め、周辺チームやIPベンダと連携しながら技術課題を解決できる設計人材の強化が必要となっています。

本募集では、DDRメモリサブシステムの開発実務に携わり、専門性を深めながら、担当領域またはサブシステム全体を見渡して開発を牽引できるエンジニア／リーダーを歓迎します。

【業務内容】

• 車載SoC（R-Carシリーズ）におけるDDRメモリサブシステムの開発実務を担当

• DDRメモリコントローラを中心に、仕様検討、マイクロアーキテクチャ設計、RTL設計、検証、デバッグ、性能評価に携わる

• メモリ帯域、レイテンシ、QoS、リフレッシュ、低消費電力制御、エラー処理などの要求を踏まえ、SoC全体との整合を意識した設計を行う

• DDR PHY、インターコネクト、CPU／アクセラレータ、ソフトウェア等の関連チームと連携し、インタフェース仕様の整合および技術課題の解決を推進

• 経験に応じて、担当領域の設計方針策定、設計レビュー、技術課題の取りまとめを行い、関係者との合意形成をリード

• 外部IPを導入する場合は、IPベンダとの仕様確認、制約条件の整理、組み込み、技術的な課題対応を担当

• 日本・インド・ベトナムの設計拠点と英語で連携し、グローバルな開発体制の中で役割を担う

※就業場所の変更の範囲、従事すべき業務の変更の範囲については、選考時に詳細をお伝えいたします。

Function: Engineering
Experience Level: Mid-Senior Level