半導体組立工程 技術開発エンジニア

AI、HPC（High Performance Computing）、車載およびIoT向けの先端半導体パッケージ（Flip Chip Chip Scale Package、Flip Chip Ball Grid Array、パワー半導体パッケージなど）の半導体後工程（アセンブリ・パッケージング）における技術開発業務を担当いただきます。

・VPS、FCCSP、FCBGAなどの先端パッケージ向け組立技術開発、設備選定、導入

・組立工程（SMT、SPI、AOI、Flip Chip bonding、Flux cleaning）の材料、プロセス開発、改善

・製造ラインの立ち上げ・量産移行支援

・工程の品質・歩留まり改善活動

募集の背景：

当社では、次世代パッケージ技術（Flip Chip、SiPなど）の開発を推進し、半導体後工程における技術革新を積極的に加速しています。特にAI・高性能コンピューティング（HPC）・車載・IoT市場の急速な成長に伴い、より高密度・高信頼性・高放熱性を実現する先進パッケージ技術への要求が高まっています。

近年、生成AIやデータセンター向け半導体の需要拡大を背景に、AI向けパワーデバイスおよび高性能プロセッサ向けパッケージ市場は大きな成長局面を迎えています。これに伴い、VPS Package（Vertical Power Supply Package）、FCCSP（Flip Chip Chip Scale Package）、FCBGA（Flip Chip Ball Grid Array）をはじめとする先端パッケージの開発案件が増加しており、技術開発スピードおよび開発規模はこれまで以上に拡大しています。

今後は、パッケージ構造の複雑化、多チップ化、高電力化への対応に加え、顧客ごとの最適設計や量産立上げを同時並行で進める必要があり、開発リソースの強化が不可欠です。そのため、半導体後工程に関する知識・経験を有する技術者を募集し、開発体制の強化を図ります。

本ポジションでは、AI/HPC向けの高密度・高放熱パッケージ、ADAS・自動運転向けの高信頼性パッケージ、IoT向け小型化パッケージなど、業界最前線の技術開発に携わることができます。また、将来のAI社会や自動運転社会を支える半導体製品の競争力向上に直接貢献できる非常にやりがいの大きいポジションです。パッケージ技術の進化が半導体性能を左右する重要な時代において、製品開発の中核メンバーとしてグローバルな技術開発をリードする機会が期待されます。

Function: Engineering
Experience Level: Mid-Senior Level